직무 · 삼성전자 / 공정기술
Q. 현대 반도체에 PVD 증착기술이 쓰이나요?
미세화가 진행되고 구조도 복잡해지면서, Barrier, 질화막, IMD, 기타 등등의 막을 증착할때 더이상 PVD방식을 진행하지 않나요? 제가 생각하기에는 PVD로는 이제 Step coverage측면 때문에 막 증착은 다 CVD나 ALD로 쓰일거 같은데, 현직에서도 PVD가 쓰이는지 궁금합니다..... 굳이 쓴다면 제가 생각했을때는 하부 박막의 bp가 낮은 metal이 쓰였을 경우 정도인데.... 뭔가 PVD는 너무 제한적으로 이용되는건가 싶어서 궁금합니다.
2026.07.04
답변 5
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변
좋은 질문입니다. 결론부터 말씀드리면 미세화가 진행되면서 CVD와 ALD의 비중은 크게 증가했지만, PVD는 지금도 현업에서 매우 많이 사용됩니다. 다만 과거처럼 모든 막을 PVD로 증착하는 것이 아니라, 막의 종류와 목적에 따라 역할이 명확하게 분리되었습니다. Barrier, 질화막(SiN), IMD(SiO₂, Low-k)처럼 높은 Step Coverage와 균일성이 필요한 절연막은 말씀하신 것처럼 LPCVD, PECVD, SACVD, ALD가 주력입니다. 특히 High Aspect Ratio 구조에서는 PVD만으로는 충분한 피복성을 확보하기 어렵기 때문에 ALD의 활용이 크게 늘었습니다. 하지만 PVD가 사라진 것은 아닙니다. 대표적으로 금속막(Metal Film)에서는 여전히 핵심 공정입니다. Al, Ti, TiN, Ta, TaN, Cu Seed Layer 등은 현재도 Sputter PVD를 사용하는 경우가 많습니다. 예를 들어 Cu 배선을 만드는 Dual Damascene 공정에서는 Cu 자체는 전해도금(ECP)으로 채우지만, 그 전에 Ta/TaN Barrier와 Cu Seed는 대부분 PVD로 형성합니다. 이후 고종횡비에서는 일부 Barrier를 ALD로 증착하기도 하지만, Seed Layer는 아직도 PVD가 널리 사용됩니다. 또한 패키징 공정에서도 UBM, RDL Seed Layer, Bump 형성 전 Seed 증착 등은 PVD가 중요한 역할을 합니다. 즉 절연막은 CVD·ALD, 금속막은 PVD라는 큰 흐름은 지금도 유효합니다. 따라서 "PVD는 이제 거의 안 쓰인다"기보다는 "적합한 공정에 선택적으로 사용된다"가 더 정확한 표현입니다. 실제 현업에서는 CVD, ALD, PVD가 서로 경쟁하는 관계가 아니라, 요구되는 막 특성(피복성, 두께 균일도, 생산성, 비용)에 따라 적절히 조합하여 사용하는 것이 일반적입니다. 이 점을 이해하고 있다면 공정기술 면접에서도 좋은 평가를 받을 가능성이 높습니다.
댓글 1
WWikiBuki작성자2026.07.03
기업 관점에서 공정을 이해하는데 큰 도움이 되었습니다!! 대단히 감사합니자
합격 메이트삼성전자코부사장 ∙ 채택률 79% ∙일치회사채택된 답변
멘티님. 안녕하세요. 반도체 미세화로 인해 Step coverage 성능이 뛰어난 CVD나 ALD의 비중이 늘어난 것은 맞지만 현대 반도체 공정에서도 PVD 증착기술은 여전히 핵심적인 역할을 담당합니다. 주로 전도성이 높은 금속 배선 형성이나 박막 사이의 상호 확산을 방지하는 Barrier metal 증착 단계에서 PVD 방식이 필수적으로 활용됩니다. PVD는 화학 반응을 거치지 않아 박막의 순도가 매우 높고 저항이 낮다는 독보적인 강점을 지니고 있습니다. 최근에는 고성능 스퍼터링 기술 개발을 통해 한계를 극복하고 있으므로 면접 시 기술의 제한성에 매몰되기보다 각 증착 방식의 고유한 목적과 상호 보완 관계를 이해하는 방향을 추천합니다. 응원하겠습니다.
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사
채택된 답변
단가가 저렴하거나, 빠르게 증착시키거나, 스퍼터링형식으로 pvd도 사용합니다. 다만 cvd형식이 더 많은것이지 메탈증착같은 곳에 스퍼터링 방식 pvd도 현업에서 사용합니다. 다만 이제 게이트 쪽 유전율을 늘려야하고 적층구조가복잡해지니 pvd의 중요성보다는 cvd ald쪽중요성이 커지고있는것은 당연합니다.~ 제한적 사용맞습니다..ㅎ
댓글 1
WWikiBuki작성자2026.07.02
생각해보니, CVD를 위한 적절한 precusor가 없는경우 PVD로 사용할 수 있을것도 같네요! 답변 덕분에 좋은 인사이트 얻었습니다 감사합니다
안경공대남삼성전자코부사장 ∙ 채택률 64% ∙일치회사결론부터 말씀드리면 PVD는 현재도 충분히 사용되고 있습니다. 다만 예전처럼 모든 막을 PVD로 증착하는 것이 아니라, 막의 역할과 구조에 따라 PVD, CVD, ALD를 적절히 선택하는 방향으로 발전했습니다. 말씀하신 것처럼 미세화가 진행되면서 High Aspect Ratio 구조에서는 Step Coverage 때문에 ALD나 CVD의 비중이 많이 증가한 것은 맞습니다. 특히 Conformal coating이 중요한 Barrier나 High-k 계열은 ALD가 많이 사용됩니다. 하지만 PVD는 여전히 금속막(Metal Layer), Seed Layer, 일부 Barrier/Ti·TiN 계열이나 특정 금속 증착 등에서 활용됩니다. PVD는 증착 속도가 빠르고 공정 생산성이 높으며, 원하는 금속막을 비교적 쉽게 형성할 수 있다는 장점이 있기 때문입니다. 결국 “PVD가 사라지는 것”이 아니라, 공정 목적에 따라 가장 적합한 증착 기술을 선택하는 방향이라고 이해하시면 좋습니다. 실제 양산에서도 PVD, CVD, ALD는 서로 경쟁 관계라기보다 보완 관계에 가깝습니다.
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. 아직 PVD 쓰는 공정 많아요 모든 증착이 미세공정만 하는 건 아니고 PVD만의 장점이 또 있거든요! 도움이 되었으면 좋겠네요. ^_^
함께 읽은 질문
Q. 스펙 질문
*지거국 학점 3.8/4.5 1. 오픽 IH 2. 교내 창의적공학설계 금상 수상 3. 반도체 실습 1회(18시간) 4. 아날로그 회로 프로젝트(12개월) 5. 해외 기업 탐방 및 SPIE 참가 6. 반도체 직무 교육(30시간) 7. adsp 자격증 반도체 공정 기술로의 직무를 희망하는 4학년 1학기 전자공학부생입니다. 학부연구생은 석사 진학생만 받는다고 하여 지원이 안되고 반도체 관련 인턴은 구하기가 너무 어렵습니다. 따로 더 경험이나 스펙을 쌓고 싶은데 조언부탁드립니다.
Q. 반도체 회사(장비사 혹은 부품,재료 회사) 지원시 서류 기입 질문있습니다
안녕하세요 현재 금속회사에서 인턴실습 종료가 얼마 안 남은 학생입니다. 저는 인턴 실습 전 sputtering 박막 연구실 학부연구생 활동을 1년간 해왔으며(그 중 반년은 휴학생 신분입니다) 그동안 여러 프로젝트와 학회 포스터 발표, 논문 제작 실험등을 진행해 왔었습니다. 질문은 하기와 같습니다 1. 휴학생 신분으로 학부연구생을 하는 동안 몇몇 프로젝트에서 명단에는 제외 됐으나 거의 대부분의 실험을 주도하여 프로젝트를 이끌었는데 회사 지원시 기입할수있는 서류 양식은 없습니다(당시 실험데이터는 가지고 있습니다). 프로젝트의 내용을 기입을 해도 괜찮을까요? 2. 지원하고자하는 회사 JD를 보면 CVD나 ALD의 언급만 되어있는데 그러한 직무에서 저의 PVD 경험을 언급해도 괜찮을지 궁금합니다 3. 비금속 중견회사에서 연구직무로 SEM-EDS 불량부 성분 분석, 미세조직 관찰, 슬라브 냉각 조건에 따른 응고균일성 확인등과 같은 연구보조를 했는데 반도체 회사 지원시 기입해도될까요?
Q. 삼성전자 이력서 학부연구생 관련 질문 드립니다.
이번에 상반기 메모리 사업부에 대학생인턴으로 지원했습니다. 학부연구생을 6개월(현재도 진행) 중 소자제작, 마스크 설계, 소자 분석 등을 했고 연구실에서 산학 과제를 참여하여 대내외 활동에 이 두 부분을 대내외 활동에 따로 각 각 기제하여 제출을 했습니다. 산학과제는 시뮬레이션 기반 연구였고, 소자제작, 마스크 설계는 연구실 내 연구라 따로 기제했는데 제춠서류 삭제후 수정하는 것이 좋을까요...? 과장 기제 같은걸로 불이익이 있을까봐 걱정됩니다
궁금증이 남았나요?
빠르게 질문하세요.